Family list 3 family member for: JP1108527 Derived from 1 application.

MANUFACTURE OF THIN FILM TRANSISTOR MATRIX

Publication info: JP1108527 A - 1989-04-25 JP2020870C C - 1996-02-19 JP7060232B B - 1995-06-28

Data supplied from the esp@cenet database - Worldwide

DIALOG(R)File 347:JAPIO

(c) 2006 JPO & JAPIO. All rts. reserv.

02810927 **Image available**

MANUFACTURE OF THIN FILM TRANSISTOR MATRIX

PUB. NO.:

01-108527 [JP 1108527 A]

PUBLISHED:

April 25, 1989 (19890425)

INVENTOR(s): ENDO TETSURO

YANAI KENICHI

OURA MICHIYA

KAMATA TAKESHI

KAWAI SATORU

APPLICANT(s): FUJITSU LTD [000522] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

62-267918 [JP 87267918]

FILED:

October 22, 1987 (19871022)

INTL CLASS: [4] G02F-001/133; H01L-027/12; H01L-029/78

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment); 42.2

(ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS); R097 (ELECTRONIC MATERIALS --

Metal

Oxide Semiconductors, MOS)

JOURNAL:

Section: P, Section No. 911, Vol. 13, No. 349, Pg. 77, August

07, 1989 (19890807)

ABSTRACT

PURPOSE: To manufacture a thin film transistor matrix whose parasitic capacity is small without complicating the manufacturing process by making an unnecessary part soluble by an auxiliary exposure continued from a back exposure.

CONSTITUTION: An image reversal photoresistor film is used, an intersection part is exposed and a heating treatment is performed, and a part to be exposed is made insoluble against a developer. Subsequently, by a back exposing method, a picture element electrode E part and a drain bus line DB part become soluble, and a pattern edge of a gate electrode G is delimited

as self-matching. In the end, by performing an exposure to other part than
a pattern containing the gate electrode G and a gate bus line GB and an
unnecessary part becomes soluble, and by executing a development
processing, a resist film is formed. Also, this resist film is used as a
mask and a transparent conductive film is removed by etching. In such a
way, an overlap of the gate electrode G and the picture element electrode
E, namely, a source electrode S can be reduced, and the parasitic capacity
CGS can be decreased.

?

⑩ 日本国特許庁(JP)

@特許出願公開

母 公 開 特 許 公 報 (A) 平1 - 108527

@Int_Cl.4	識別記号	庁内整理番号	ř	〇公開	平成1年(1989)4月25日	
G 02 F 1/ H 01 L 27/ 29/	/133 3 2 7 /12	7370-2H A-7514-5F				
29,	78 311	Z-7925-5F	審査請求	未請求	発明の数 1	(全6頁)

図発明の名称 薄膜トランジスタマトリクスの製造方法

②特 頁 昭62-267918

❷出 願 昭62(1987)10月22日

@発 明 者 遠 藤 鉄 郎 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 内

@発 明 者 梁 井 健 一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 内

@発 明 者 鎌 田 豪 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

⑪出 顋 人 富士通株式会社 ⑫代 理 人 弁理士 井桁 貞一 最終頁に続く 神奈川県川崎市中原区上小田中1015番地

明 紹 書

1. 発明の名称

薄膜トランジスタマトリクスの製造方法

2. 特許請求の範囲

透明絶縁性基板(1)上に、透光性材料膜を選択的に形成してソース電極(S)を一体化した面楽電極(E)と、ドレイン電極(D)を一体化したドレインパスライン(DB)を形成し、次いで前配画素電極(E)およびドレインパスライン(DB)に自己整合した非透光性絶縁材料からなる不透明絶縁膜(4)を形成する工程と、

所定のパターンに従って透光性を有する動作半 導体層 (5)及びゲート絶縁膜 (6)領域を画定 する工程と、

透明導電膜(8)を成膜した後、鉄透明導電膜 上にイメージリパーサルフォトレジスト膜を形成 し、

该イメージリバーサルフォトレジスト膜に対し、 前配ドレインバスライン (DB) とゲートバ スライン (CB) との交差部を透光部とするマ スクを用いて表例から補助露光を施した後、所 定温度でベーキングを施し、

前記不透明絶縁膜(4)をマスクとする背面 第光を施し、前記画素電極(E)及びドレイン パスライン(DB)を透過する光により露光す ることにより、ゲート電極(C)のパターンエ ッジを画定し、

前記ゲートバスライン (GB) 形成部と前記ゲート電極 (G) のパターンエッジに挟まれた 区域より広い区域とを遮光部とするマスクを用 いて補助軽光を施し、

しかる後現像処理を行ってレジスト膜を形成 する工程と、

前記レジスト膜をマスクとして前記透明導電膜 (8) の露出部を除去する工程とを具備すること を特徴とする薄膜トランジスタマトリクスの製造 方法。

3. 発明の詳細な説明

(後 要)

本発明は被晶表示等に用いる薄膜トランジスタマトリクスの製造方法に関し、

寄生容量 C **の小さい 深膜 トランジスタマトリクスを、製造工程を複雑化することなく製造できるようにすることを目的とし、

- 3 -

タを供給するドレインパスライン(データパスライン、信号ラインとも称される)DBは、同一基板上に交差して配設され、更に画業電優Bから導出されたソース電極Sは、上配ドレインパスラインDBに平行に近接配置され、この両者にゲートパスラインCBが交差する如く形成されている。

このようにソース電極Sとドレインパスライン DBを平行に近接配置し、この両者にゲートパス ライソGBを交差させたことにより、ドレインパ スラインDBにドレイン電極Dを、ゲートパスラ インGBにゲート電極Gを兼ねさせ、スペースの 有効利用を図るとともに、ドレインパスラインD B,ソース電極S,および画素電極Bを同一工程 で形成でき、製造工程を簡単化している。

(発明が解決しようとする問題点)

しかしながら上述の如く、従来はゲートバスラインとソース電極が重なり合うため、両者の間に 寄生容量 Coxが生じ、液晶パネルの駆動時にノイズの発生源となる。 インバスラインを透過する光により露光すること により、ゲート電極のパターンエッジを固定し、 前記ゲートバスライン形成部と前記ゲート電極の パターンエッジに挟まれた区域より広い区域とを 遠光部とするマスクを用いて補助露光を施し、 かる後現像処理を行ってレジスト膜を形成する工 程と、前記レジスト膜をマスクとして前記透明導 電膜の露出部を除去する工程とを具備する構成と した。

〔産桑上の利用分野〕

本発明は液晶表示等に用いる審膜トランジスタ マトリクスの製造方法に関する。

〔従来の技術〕

TFTなどのスイッチング素子を用いた通常のアクティブマトリクス型の液晶表示パネルにおいては、第2図に示す如く、画素を選択するためのゲートバスライン(スキャンバスライン、走査ラインとも称される)GBと、西素ごとの表示デー

- 4 -

本発明は、寄生容量 C ***の小さい薄膜トランジスタマトリクスを、製造工程を複雑化することなく製造できるようにすることを目的とする。

(問題点を解決するための手段)

本発明においては、画素電極Bをソース電極Sとしても用い、透明絶縁性基板上に画素電極B及びドレインパスラインDBを透明導電材料により、これら以外の部分に遮光性絶縁材料からなる不透明絶縁膜を形成する。次いで動作半導体層およびゲート絶縁膜を含む積層体を形成し、これを所定のパターンに従って不要部を選択的に除去して素子分離を行う。ここで使用するパターンは、素子部およびゲートバスライン形成部を一体化したものとしておく。

次いで透明球電膜を成膜し、透明な画素電極 B とドレインバスラインDBをマスクとする自己整合法により、上記透明球電膜をパターニングしてゲート電極 G を形成するのであるが、ゲート電極 G に接続するゲートバスライン G B やゲートバス

ラインGBとドレインパスラインDBとの交差部は、上述の自己整合法のみではパターニングできない。

そこで、イメージリパーサルフォトレジスト酸を用い、まず上記交差部を露光し加熱処理を能して、当該被露光部を現像被に不特性としておき、次いで背面露光法により西素電極を部およびドレインパスラインDB部を溶解性として、ゲート電優のパターンエッジを自己整合的に両定し、最後にゲート電優のを含むパターン及びゲートパスラインGB以外の部分に露光を施して不要部を溶解性とし、現像処理を行なってレジスト酸を形成する。

このレジスト膜をマスクとして透明源電膜をエッチング除去する。以上でゲート電板 G と画素電板 E 即ちソース電板 S との重なりを非常に少なくすることができ、寄生容量 C **を減少する。

(作 用)

イメージリパーサルフォトレジストは本来はポ

- 7 -

ガラス基板のような透明路縁性基板 I 上に、透明球電膜(厚さ約30~100 nm) 2 及びコンタクト層 3 として、n・aーSi層(厚さ約30 nm)を積層する。次にこれらの不要部を除去して、ソース電極Sを兼ねる函素電極BとドレインバスラインDBを形成し、次いでその除去跡にSiOのような黒色の不透明絶縁膜4を形成する。この不透明絶縁膜のバターニングは、上記面素電極B及びドレインバスラインDBを形成時にマスクとして使用したレジスト膜によるリフトオフ法で実施できる。

(同國心, 心参照)

次いで動作半球体層(a - S i 題: 厚さ約30~100 nm)5、ゲート絶縁膜(S i N膜: 厚さ約300 nm)を連続成膜し、素子分離パターンでパターニングを行い、素子領域7を形成する。この素子領域7の形成域は、ゲート電極G形成領域およびゲートバスラインGB形成領域を一体化した領域を含んだものとする。

(周図(c), (i)参照)

ジ型であるが、酵光した後ペーキングを施すと、 上記被酵光部はあたかもネガ型の如く現像液に不 搾性となる。しかし、未酵光部はポジ型の性質を 保持している。

本発明はこれを利用したものであって、ゲート 電極Cのパターンエッジを背面露光法によって、 画楽電極BおよびドレインパスラインDBに対して自己整合的に西定し、上記背面露光法によって 面定できない部分を背面露光に先立つ補助露光に ラス加熱処理によって現像被に不溶性とする工程 と、背面露光に引き続く補助露光によって不要部 を溶解性とする工程とを付加することによって、 所望のパターンを形成したものである。

(実 施 例)

以下本発明の一実施例として、確膜トランジスタマトリクスを製造する例を、第1図((A)~(I)を参照して説明する。なお同図((S)~(I)は、それぞれ((A), (c), (f)のA-A矢視部断面を示す。

(周図(4). (4)参照)

- 8 -

次いで透明導電膜 8 を成膜し、その上にイメージリバーサルフォトレジスト (例えば米国へキスト社製、A25214-8) を第市する。

(阿俊的参照)

次いでドレインバスラインDBと、この後工程で形成するゲートバスラインGBとの交差部の直上部のイメージリバーサルフォトレジスト股を露光し、次いで約 120℃に加熱する。以上で上記被露光部9 は現像液に対して不溶性となり、以後の露光処理等によっても変化しない。

引き続いて透明能録性基板1の裏倒より背面露 光を行う。この背面露光は、上記イメージリパー サルフォトレジスト膜が動作半導体層等を透過し た光で十分露光されるのに要する時間。露光を行 う。この背面露光により、図に製地で示した部分 が露光され、現像板に溶解性となる。

(同図(e)参照)

次いで、図の10で示す2本の線で囲まれた領域 を遮光部とする補助マスクを用いて補助露光を行 う。上配遮光部は、ゲートバスラインGBを質定 し、既にパターンエッジを画定のための露光を施されたゲート電極Gより大き目のパターンとする。これは、ゲート電極Gのパクーンエッジの外側のレジストは既に溶解性となり、ゲート電極Gの部分を履うレジスト膜は不溶性を保持しているが、まだ現像前であるので露光されるとその部分は溶解性となってしまい、パターンが崩れてしまう。そこで不溶性を有するゲート電極Gの部分は、ゲート電優Gより大き目のパターンとして露光されないようにしておく。

本工程で露光されるのは、図に製地で示す部分 であって、この部分は溶解性となる。この製地の 部分と上記値の製地の部分とを合わせた区域が溶 解性を有することになる。

従って、この後現像処理を施すことにより、図 の10で示す 2 本の線で囲まれたパターンのレジス ト限が得られる。

(岡図(1), (1)参照)

上記レジスト膜をマスクとして透明導電膜 8 を エッチングしてその不要部を除去し、ゲート電極 Cを形成する。

以上で本実施例によりスタガード型薄膜トラン ジスタマトリクスが完成する。

このようにして得られた本実施例の領膜トランジスタマトリクスにおいては、ゲート電極Gはソース電極Sおよびドレイン電極Dに自己整合し、相互の重なりは殆ど生じない。そのため寄生容量Cosは従来に比較して大幅に減少する。

しかも本実施例では使用するフォトマスクは 4 技であるが、ゲート電極 C 形成工程 [同図(c)~(e) の工程] において、同一レジスト膜に対してマス クを 2 枚使用しているため、露光に伴うレジスト 壊布作業、前処理作業。後処理作業等は 1 回でよ く、従って工程は至って簡略化されている。

(発明の効果)

以上の説明した如く本発明によれば、ゲート電 極とソース電極 (西素電極) 間の重なりによる寄 生容量が小さくなるため、パネル駆動時のノイズ が減少する。また、製造工程における作業も簡単

- 1 2 -

-11-

であり、製造歩留も向上する。


4. 図面の簡単な説明


第1図(a)~(j)は本発明一実施例説明図、 第2図は従来の問題点説明図である。

図において、1 は透明絶縁性基板、2 は透明源電膜、3 はコンタクト層、4 は馬色(不透明)絶縁膜、5 は動作半導体層、6 はゲート絶縁膜、7 は素子領域、8 は透明導電膜、9 は被露光部で不溶性とされた区域、10 は補助露光パターン、D. S. G はドレイン電板、ソース電極、ゲート電極、E は西素電極、D B はドレインバスライン、G B はゲートバスラインを示す。

代理人 弁理士 井 桁 貞 ・







從未內向題矣說明团 第 2 図

第1頁の続き 砂発 明 者 川 井

悟 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 内